efficeon câu

• Efficeon comes in two package types: a 783 and a 592 ball grid array.
  Efficeon có hai dạng đóng gói: 783 và 592 bi trên mảng.
• Efficeon comes in two package types: a 783 and a 592 ball grid array.
  Efficeon có hai dạng đóng gói: 783 và 592 bi trên mảng.
• Efficeon came in two package types: a 783- and a 592-contact ball grid array.
  Efficeon có hai dạng đóng gói: 783 và 592 bi trên mảng.
• Efficeon came in two package types: a 783- and a 592-contact ball grid array.
  Efficeon có hai dạng đóng gói: 783 và 592 bi trên mảng.
• For example, the second-generation Crusoe has a 256-bit-wide VLIW core versus 128-bit in the first generation.
  Ví dụ Efficeon, thế hệ thứ hai của Crusoe, có lõi rộng VLIW 256-bit ngược với 128-bit trong thế hệ đầu tiên.
• For example, Transmeta Efficeon — a second-generation Transmeta design — has a 256-bit-wide VLIW core versus the 128-bit core of the Crusoe.
  Ví dụ Efficeon, thế hệ thứ hai của Crusoe, có lõi rộng VLIW 256-bit ngược với 128-bit trong thế hệ đầu tiên.
• For example, Transmeta Efficeon — a second-generation Transmeta design — has a 256-bit-wide VLIW core versus the 128-bit core of the Crusoe.
  Ví dụ Efficeon, thế hệ thứ hai của Crusoe, có lõi rộng VLIW 256-bit ngược với 128-bit trong thế hệ đầu tiên.
• Like its predecessor, the Transmeta Crusoe (a 128-bit VLIW architecture), Efficeon stresses computational efficiency, low power consumption, and a low thermal footprint.
  Như người tiền nhiệm của nó, bộ xử lý Transmeta Crusoe (dùng kiến trúc VLIW 128-bit), Efficeon tăng hiệu năng tính toán, tiêu thụ điện thấp.
• Like its predecessor, the Transmeta Crusoe (a 128-bit VLIW architecture), Efficeon stresses computational efficiency, low power consumption, and a low thermal footprint.
  Như người tiền nhiệm của nó, bộ xử lý Transmeta Crusoe (dùng kiến trúc VLIW 128-bit), Efficeon tăng hiệu năng tính toán, tiêu thụ điện thấp.
• Crusoe and its successor, Efficeon, “proved that dynamic binary translation was commercially viable,” says David Ditzel, Transmeta’s cofounder, now at Intel.
  Crusoe và BXL tiếp theo của nó, Efficeon "cho thấy việc dịch động nhị phân khả thi về mặt thương mại", theo David Ditzel, nhà đồng sáng lập Transmeta hiện làm việc cho Intel.
• Crusoe and its successor, Efficeon, “proved that dynamic binary translation was commercially viable,” says David Ditzel, Transmeta’s cofounder, now at Intel.
  Crusoe và BXL tiếp theo của nó, Efficeon "cho thấy việc dịch động nhị phân khả thi về mặt thương mại", theo David Ditzel, nhà đồng sáng lập Transmeta hiện làm việc cho Intel.
• The Efficeon processor is Transmeta's second-generation 256-bit VLIW design which employs a software engine to convert code written for x86 processors to the native instruction set of the chip
  Bộ xử lý Efficeon là bộ xử lý 256-bit thế hệ thứ hai của Transmeta ứng dụng thiết kế VLIW củng cố bộ máy phần mềm để chuyển mã được viết cho bộ xử lý thuộc kiến trúc x86 thành các thủ tục chuẩn cho chip (CMS).
• The Efficeon processor is Transmeta's second-generation 256-bit VLIW design which employs a software engine to convert code written for x86 processors to the native instruction set of the chip
  Bộ xử lý Efficeon là bộ xử lý 256-bit thế hệ thứ hai của Transmeta ứng dụng thiết kế VLIW củng cố bộ máy phần mềm để chuyển mã được viết cho bộ xử lý thuộc kiến trúc x86 thành các thủ tục chuẩn cho chip (CMS).
• The Efficeon processor was Transmeta's second-generation 256-bit VLIW design which employed a software engine to convert code written for x86 processors to the native instruction set of the chip.[2][3]
  Bộ xử lý Efficeon là bộ xử lý 256-bit thế hệ thứ hai của Transmeta ứng dụng thiết kế VLIW củng cố bộ máy phần mềm để chuyển mã được viết cho bộ xử lý thuộc kiến trúc x86 thành các thủ tục chuẩn cho chip (CMS).
• The Efficeon processor was Transmeta's second-generation 256-bit VLIW design which employed a software engine to convert code written for x86 processors to the native instruction set of the chip.[2][3]
  Bộ xử lý Efficeon là bộ xử lý 256-bit thế hệ thứ hai của Transmeta ứng dụng thiết kế VLIW củng cố bộ máy phần mềm để chuyển mã được viết cho bộ xử lý thuộc kiến trúc x86 thành các thủ tục chuẩn cho chip (CMS).